记者12月23日从我国科学技术大学得悉，该校教授潘建伟、朱晓波、彭承志和副教授陈福升等，根据超导量子处理器“祖冲之3.2号”在码距为7的外表码上完成了低于纠错阈值的量子纠错，使得我国到达了“低于阈值，越纠越对”的要害里程碑，为未来大规划容错量子核算奠定要害技术根底。

  完成容错通用量子核算机的必要条件是经过量子纠错按捺量子比特的过错率以满意大规划集成的要求。外表码是现在最老练的量子纠错计划之一。经过外表码将多个物理量子比特编码成一个逻辑量子比特，原理上跟着物理比特数目（即码距）的添加，逻辑比特的过错率能不断下降。

  但是，量子纠错需求引进很多额定的量子比特和量子门操作，导致更多的噪声源和过错通道。假如物理量子比特的原始过错率过高，增大纠错码距带来的额定过错反而会吞没纠错带来的收益，导致“越纠越错”。在所有过错类型中，“走漏过错”尤为丧命——量子比特会脱离预订的核算能级，进入无法经过外表码直接纠正的无效状况。跟着体系规划的扩展，走漏过错的累积效应将成为阻止纠错功能提高的首要瓶颈。

  因而，全球量子纠错研讨的焦点在于不断下降物理比特的各类过错水平，特别是按捺走漏过错，使体系的全体控制精度打破一个苛刻的“纠错阈值”。只要跨过这一阈值，量子纠错才干发生正向净收益，完成“越纠越对”的抱负作用。完成“低于阈值”的量子纠错，成为衡量量子核算体系能否从试验室原型走向实用化的要害分水岭。

  近期，我国科大团队根据107比特“祖冲之3.2号”量子处理器，提出并成功实践了一种全新的“全微波量子态走漏按捺架构”。在“祖冲之3.2号”处理器自身具有的高精度单双比特门操作、长相干时刻等优异功能根底上，研讨团队结合全微波量子态走漏按捺架构，完成了码距为7的外表码逻辑比特。

  试验效果为，逻辑过错率随码距添加明显下降，过错按捺因子到达1.4，证明了体系已作业在纠错阈值之下，成功到达了“越纠越对”的方针。一起，研讨人员介绍，全微波量子态走漏按捺架构具有天然的频分复用特性，为未来构建百万比特级量子核算机供给了一种更具优势的解决计划。

  该效果以封面论文和“修改引荐”的方式发表于威望学术期刊《物理谈论快报》。